Intelは本日、Meteor Lake、Arrow Lake、Lunar Lakeチップに採用される3D Foverosチップ設計に関する新たな詳細を公開しました。これは、半導体業界カンファレンス「Hot Chips 34」での同社のプレゼンテーションの予告として発表されました。Hot Chips 34では、テクノロジー業界の巨人たちが新プロセッサのアーキテクチャの詳細を発表します。Intel CEOのパット・ゲルシンガー氏が同イベントの基調講演に登壇するほか、今回取り上げるコンシューマー向け「Lake」プロセッサ、Ponte Vecchio GPU、FPGA、Xeon Dプロセッサなど、4つの技術プレゼンテーションも予定されています。
まず第一に、IntelのMeteor Lakeは、GPUタイル／チップレットの製造ノードをTSMC 3nmから5nmに変更したため、市場投入が遅れるという噂が最近流れています。IntelはGPUにどのノードを使用するかについてはまだ情報を明らかにしていませんが、同社の関係者によると、GPUタイルの予定ノードに変更はなく、プロセッサは2023年の予定通りのリリースに向けて順調に進んでいるとのことです。注目すべきは、Meteor Lakeチップの製造に使用される4つのタイルのうち、Intelが製造するのは1つだけで、残りの3つはTSMCが製造するということです。業界筋によると、GPUタイルはTSMC N5（5nm）とのことです。
画像
1
の
3
上記アルバムの最初の画像は、Intelが公開したMeteor Lakeプロセッサの新しい図です。また、Intel 4プロセスノードに関する記事から以下のスライドを追加しました。この新しい画像にはいくつかの新しい情報が含まれています。Intelによると、この図は6つのパフォーマンスコアと2つの効率コアクラスターを搭載して市場に出荷されるモバイルプロセッサの図です。Intelは公式発表していませんが、それぞれRedwood CoveアーキテクチャとCrestmontアーキテクチャを採用していると考えられています。Meteor LakeとArrow LakeチップはモバイルおよびデスクトップPC市場のニーズに合わせて拡張可能で、Lunar Lakeは15W以下のモバイル市場に対応します。
パッケージングとインターコネクトの進歩は、現代のプロセッサの様相を急速に変えつつあります。どちらも、基盤となるプロセスノード技術と同等の重要性を帯びており、場合によってはそれ以上に重要になっていると言えるでしょう。
インテルが本日発表した情報の多くは、コンシューマー市場向けのMeteor Lake、Arrow Lake、Lunar Lakeプロセッサの基盤として採用される3D Foverosパッケージング技術に関するものです。この技術により、インテルはFoverosインターコネクトを介して、1つの統合ベースダイ上にチップレットを垂直に積層することが可能になります。インテルはPonte VecchioおよびRialto Bridge GPU、そしてAgilex FPGAにもFoverosを採用しており、これは同社の次世代製品における基盤技術となります。
インテルは、少量生産のLakefieldプロセッサで初めて3D Foverosを市場に投入しましたが、4タイル構成のMeteor Lakeと約50タイル構成のPonte Vecchioは、同社がこの技術を採用した初の量産チップとなります。Arrow Lakeの後、インテルは新しいUCIeインターコネクトに移行し、標準化されたインターフェースを使用するチップレットの形成エコシステムを活用する予定です。
Intelは、4つのMeteor Lakeチップレット（Intelの用語では「タイル」と呼ばれる）をパッシブなFoverosインターポーザー/ベースタイルの上に配置することを明らかにした。チップレットとインターポーザーはTSV接続で配線されており、インターポーザーにはロジックが搭載されていない。Meteor Lakeのベースタイルは、SoCとして機能していたLakefieldのものと異なる。3D Foverosパッケージング技術は、アクティブインターポーザーもサポートしている。Intelによると、Foverosインターポーザーは低コストで低消費電力に最適化された22FFLプロセス（Lakefieldと同じ）で製造されているという。Intelはファウンドリサービス向けにこのノードの新しい「Intel 16」バリアントも用意しているが、Meteor Lakeのベースタイルにどのバージョンを使用するかは不明である。
Intelは、このインターポーザー上に、Intel 4プロセス（詳細はこちら）を採用したコンピュートタイル、I/Oタイル、SoCタイル、そしてグラフィックスタイル（tGPU）を搭載します。これらのユニットはすべてIntel設計で、Intelアーキテクチャを採用していますが、I/Oタイル、SoCタイル、GPUタイルは外部ファウンドリであるTSMCが製造します。つまり、IntelはCPUタイルとFoverosタイルのみを製造することになります。
業界筋によると、I/O ダイと SoC は TSMC N6 で製造され、tGPU は TSMC N5 を使用しているとのことです。(注目すべきは、Intel が I/O タイルを「I/O エクスパンダー」と呼んでいることです。これが IOE という名称の由来です。)
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
スワイプして水平にスクロールします
| インテル Meteor Lake タイル/チップレット | メーカー / ノード |
| CPUタイル | インテル / 「インテル 4」 |
| 3D Foveros ベースダイ | インテル / 22FFL (インテル 16) |
| GPU タイル (tGPU) | TSMC / N5 (5nm) |
| SoCタイル | TSMC / N6 (6nm) |
| IOEタイル | TSMC / N6 (6nm) |
Foverosは36ミクロンのバンプピッチ（相互接続密度の重要な指標）を採用しており、Lakefieldで採用されていた55ミクロンのバンプピッチから改善されています。Foverosのロードマップには、将来の設計で25ミクロンと18ミクロンのピッチも含まれています。Intelは、将来的にはハイブリッドボンディング相互接続（HBI）を使用することで、理論的には1ミクロンのバンプピッチを実現できる可能性があると述べています。
画像
1
の
2
コストは、特殊な3Dパッケージングにおける最大の懸念事項の一つであり、FoverosはIntelが最先端のパッケージング技術を用いて量産体制に初めて進出することになります。しかし、Intelによると、3D Foverosパッケージングで製造されるチップは、標準的なモノリシック（シングルダイ）チップ設計と比較して非常に価格競争力が高く、場合によってはさらに安価になる可能性があるとのことです。
Intelは、Foverosダイを可能な限り低コストに抑えつつ、同社の電気および性能目標を達成できるように設計しました。Meteor Lakeパッケージでは桁違いに安価なダイです。IntelはFoverosインターコネクト/ベースタイルの速度とフィードについてはまだ公表していませんが、パッシブ構成ではインターフェースが「複数GHz」で動作できると述べています（この発言は、Intelがすでにインターポーザーのアクティブバージョンを開発中であることを強く示唆しています）。そのため、Foverosには設計上のトレードオフを必要とする帯域幅やレイテンシの制約はありません。Intelはまた、この設計が性能とコストの両面で拡張可能であると予想しており、これは価値を最適化した設計と、他のセグメント向けの性能重視のバリアントのどちらでも作成できることを意味します。
全体像を見てみると、真のコスト削減効果が見えてきます。業界が微細化を進めるにつれ、特にモノリシック設計においては、歩留まりへの懸念から、最先端ノードはトランジスタ当たりのコストが飛躍的に上昇しています。さらに、微細化ノード向けにI/Oインターフェースなどの新しいIPブロックを設計しても、投資に見合うだけの利益は得られません。そのため、「十分に良い」レガシーノードで重要度の低いタイル／チップレットを再利用することで、時間、コスト、開発リソースを節約できるだけでなく、テストプロセスも簡素化できます。
モノリシックダイの場合、IntelはメモリやPCIeインターフェースといったチップの様々な要素を順番にテストする必要があり、これは時間のかかるプロセスです。一方、Intelはチップレットを同時並行でテストすることで時間を節約できます。Foverosは、設計ニーズに合わせて様々なチップレットをカスタマイズできるため、特定のTDP範囲向けのチップ設計においても優位性を発揮します。
これらの点のほとんどが聞き覚えのある話だと思うなら、その通りです。これらは、2017年にAMDがチップレットの道を歩み始めたのと同じ要因です。AMDはチップレットベースの設計を採用した最初の企業ではありませんでしたが、その設計哲学を用いて現代的な量産チップを設計したのは初めてでした。そのため、Intelはこの技術ではやや出遅れたと言えます。しかし、Intelが最初に3Dパッケージング技術に取り組んだことは、AMDの有機インターポーザーベースの設計よりもはるかに複雑であり、長所と短所の両方を持つことになります。その真価は、Intelが2023年の発売に向けて順調に進んでいると述べている最終シリコンで証明されるでしょう。Arrow LakeとLunar Lakeは2024年に続く予定です。
画像
1
の
8
今週のHot Chips 34でIntelが取り上げるトピックの概要をご紹介します。実際のプレゼンテーションが進むにつれて、より詳細な情報をお伝えしていきますので、この記事も近日中に更新される予定です。どうぞお楽しみに。
ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。
