Imecは2D材料MoS2を用いたナノスケールトランジスタを作製しました。理論的な知見を裏付け、有望な性能を示しました。このトランジスタは、現在のFinFETを置き換え、トランジスタの微細化を進める可能性を秘めています。
MoS2（モリブデンジスルフィド）は、数ある二次元（2D）半導体材料の一つです。その厚さはわずか0.6nmの原子層3層分です。IEEEの年次国際電子デバイス会議（IEDM）において、ベルギーのマイクロエレクトロニクス研究機関Imecは、微細化されたMoS2ベースのトランジスタに関する詳細な研究を発表しました。
Siトランジスタとはまだ桁違いですが、当社のMOSFETデバイスは、将来のロジックおよびメモリアプリケーションにおいて有望な性能を発揮できる領域に到達しました。この桁違いの性能向上を実現するために、ゲート酸化膜のさらなる薄膜化、ダブルゲートアーキテクチャの実装、チャネルおよびインターフェース欠陥のさらなる低減といった体系的な改善の道筋を特定しました。この知見は、昨年のIEDMで発表した2D材料を用いたトランジスタ向け300mmウェーハプラットフォームにも応用されています。
ユリアナ・ラドゥ、Imecディレクター
画像
1
の
2
プロセス技術研究機関としてのImecの役割は、新技術と強化技術を通じて半導体デバイスの微細化限界を探求することです。ImecのCEO、Luc Van den Hove氏は、MoS2研究がこのモデルにどのように位置付けられるかを次のように説明しました。「パートナー企業は、革新的なコンセプトと新材料の可能性を実証することで、私たちが先導し、ロードマップの実現を支援することを期待しています。だからこそ、2D材料を用いた超微細デバイスで優れた性能を示し、産業用300mmファブでの量産を目指したさらなる改良への確かな道筋を示すことができたことを大変嬉しく思います。」
2D材料は、様々な研究段階にある、いわゆる「シリコン超越」あるいは「CMOS超越」デバイスの一つの選択肢に過ぎません。最有力候補は、ナノシートトランジスタやナノワイヤトランジスタとも呼ばれるゲートオールアラウンド（GAA）FETです。3DチャネルFinFETトランジスタの進化形として、Samsungは3nmプロセスで採用すると発表しました。TSMCは2nmプロセスで、Intelは5nmプロセスで導入すると予想されています。
この研究は、Imec が IEDM 2019 に提出した 24 本の論文 (PDF) のうちの 1 つです。IEDM 2019 カンファレンスで発表されたその他の研究には、Intel による L4 キャッシュ用の 2MB MRAM アレイが含まれています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
