韓国の朝鮮日報は、匿名の業界筋を引用し、サムスンファウンドリーが第2世代3nmプロセス技術「SF3」を用いたチップの試作を開始したと報じました。同社は今後6ヶ月以内に60%以上の歩留まり達成を目指していると報じられています。ただし、この情報は非公式の情報源からのものなので、鵜呑みにしないようご注意ください。一方、SF3の生産開始はサムスンと業界にとって大きな出来事です。
サムスンは、SF3ノードで製造されたチップの性能と信頼性をテストしていると報じられています。一方、サムスンがSF3を採用する最初の製品は、ウェアラブル向けアプリケーションプロセッサで、同社の次期Galaxy Watch 7に搭載される予定です。また、同社は来年発売予定のGalaxy S25シリーズスマートフォン向けExynos 2500システムオンチップにも、このSF3ノードを採用する予定です。
サムスンは、SF3製造技術により、同一セルタイプ内で異なるゲート・オール・アラウンド（GAA）トランジスタ・ナノシートのチャネル幅を実現することで、設計の柔軟性が向上すると考えています。これにより、必要な回路において低消費電力と高性能を実現し、設計の最適化によってトランジスタ密度を高めることができます。一方、サムスンの第1世代SF3は、小型の暗号通貨マイニングチップにのみ使用されていると報じられています。
サムスンが2023年11月に発表した公式見解では、同社は2024年後半にSF3（第2世代3nmクラス）製造ノードでチップの大量生産（HVM）を開始する予定であるとされていた。今頃までに、サムスンファウンドリーはSF3の試験生産を開始しているはずであり、これは報道を裏付けている。
一方、レポートでは、いわゆる仮想テスト チップの 60% の歩留まり目標について言及していますが、トランジスタ数、ダイ サイズ、パフォーマンス (クロックなど)、消費電力 (リーク)、セル ライブラリ (高性能、高密度など)、SRAM とロジックの比率などの特性など、その他の目標については明らかにしていません。
通常、企業は欠陥密度 (欠陥があると回路が機能しなくなり、チップが売れなくなる) とパフォーマンスのばらつき (パフォーマンス目標や電力目標に達しないチップも売れない) と戦います。
一方、スマートウォッチ向けの小型アプリケーションプロセッサ、スマートフォン向けの高性能SoC、そしてデータセンター向けプロセッサのダイサイズ、性能、消費電力の目標は全く異なります。小型チップの歩留まりが60%であれば、プロセス技術の欠陥密度が高すぎることを意味し、現代のプロセス技術では商業的に許容できません。一方、レチクルサイズ（858mm²）のチップの歩留まりが60%であれば、妥当な水準と言えるかもしれませんが、設計やプロセス技術の調整が必要になる可能性があります。通常、ファウンドリやチップ設計者は、歩留まりを向上させるために、両方の調整を行います。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
サムスンファウンドリーのSF3歩留まり目標に関する不確実性を考慮すると、この報道全体を鵜呑みにするのは控えるべきでしょう。一方、同社がSF3を用いたリスク生産を開始したという事実は、サムスン自身によって事実上確認されています。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
