ウィスコンシン大学マディソン校（UW-Madison）は、従来のシリコンおよびガリウムヒ素トランジスタの1.9倍の電流を流せる性能を持つカーボンナノチューブトランジスタを開発したと発表しました。研究者らは、カーボンナノチューブトランジスタがシリコンを上回ったのは今回が初めてだと指摘しています。カーボンナノチューブベースのメモリが研究室から生産工場へと移行したという最近のニュースは大変喜ばしいもので、UW-Madisonの研究者らの計画が実現すれば、NRAMメモリにナノチューブ駆動のCPUが加わる可能性もあります。
トランジスタの高密度化競争が鈍化し、ムーアの法則が失効する中、半導体業界は数々の課題に直面しています。シリコントランジスタは急速に微細化の限界に近づいており、材料科学の重要性はますます高まっています。シリコンの微細化は5nm程度で止まるという一般的な見解があり、研究者たちはシリコンに代わる新たな材料の探索に取り組んでいます。
カーボンナノチューブは有望な材料ですが、経済的および技術的なハードルにより、何十年も研究室で研究が進められてきました。しかしながら、開発は着実に進んでおり、富士通は先週、Nantero社のCMOSベースのカーボンナノチューブ処理技術のライセンスを取得し、NRAMメモリを2018年に量産開始すると発表しました。カーボンナノチューブCPUとGPUの実用化は、まだ少し先の話かもしれませんが、最近の進歩は、私たちが考えているよりも早く実現するかもしれないことを示唆しています。
やり方
カーボンナノチューブは、炭素シート（原子1個分の厚さ）が直径1～2nmのチューブ状に巻かれた構造です。カーボンナノチューブは人類が知る限り最も導電性の高い材料の一つであり、研究者たちは、1本のカーボンナノチューブで通常のシリコントランジスタの5倍の速度と5分の1の消費電力で動作できると主張しています。
ナノチューブの性能測定値は素晴らしいものですが、このような微小スケールで不純物を除去するのは困難です。たった1つの金属不純物でも、性能を著しく低下させる可能性があり、まるでナノチューブをショートさせたかのようです。研究者たちは、ポリマーを用いて不純物を除去する新技術を開発しました。このプロセスにより、「金属ナノチューブ含有量が0.1%未満」の良好なベース材料が作製されます。
次の課題は、微小なナノチューブを均一に凝集性のあるアレイに配列させることです。そこで研究者たちは、1インチ×1インチのウエハー上にナノチューブを整列させる新たな「浮遊蒸発自己組織化」技術を考案しました。現在の製造技術では、より大きな（ひいては経済的に実現可能な）ウエハーに適用するには、さらなる開発が必要です。しかし、初期の取り組みは有望です。研究チームは、このスケーラブルな堆積プロセスにより、5分未満でウエハーをコーティングできたと述べています。
科学者たちがカーボンナノチューブを配列させるために使用するポリマーは、チューブと電極（インターコネクト）の間に障壁を形成するため、研究者たちは完成したアレイを真空オーブンで焼成し、ポリマーを除去します。研究チームは「ナノチューブとの優れた電気的接続」を実現したと主張しています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
最後に、研究チームは140nmカーボンナノチューブトランジスタを90nmシリコンPチャネルMOSFETと比較し、電流が1.9倍増加したことを記録しました。注目すべきは、サイズ、形状、リーク電流が類似していたため、科学者たちが90nm MOSFETを選択したことです。カーボンナノチューブFETはノードサイズが大きいという欠点がありましたが、それでも良好な結果を示しました。しかし、この結果は、現在の14nm FinFETやトライゲートトランジスタと比較した性能を示すには不十分です。
しかし、それは実行可能でしょうか?
カーボンナノチューブは、まるで永遠に研究室の寵児となってきたかのようですが、ついに複数のブレークスルーが同時進行しているようです。Nantero/富士通のカーボンナノチューブメモリ製造プロセスは標準的なCMOS製造技術を採用しており、新規製造工場の立ち上げに必要な投資額を削減できます。しかし残念ながら、カーボンナノチューブトランジスタにとって最大のハードルは、量産に必要な高額な研究開発費と製造設備です。そのため、カーボンナノチューブトランジスタの開発は、あと数年は研究室での研究にとどまることになるかもしれません。
インテルは、ドイツのフランクフルトで開催されたISC 2016カンファレンスで、ムーアの法則とデナード・スケーリングの終焉に伴う半導体業界が直面する現在の課題を概説したスライドを発表しました。スライドに記されているように、消費電力、クロック周波数、スレッド性能はすべて2010年に頭打ちとなりました。トランジスタ密度もそれに追随しています。急速な進歩は2020年頃に終焉を迎えると予想されており、これはシリコンが急速に限界に近づいていることを示唆しています。量子コンピューティングなど、他にもいくつかの取り組みが進行中ですが、すぐに実現するとは期待できません。
カーボンナノチューブが救世主となる新技術となる可能性はありますが、この実証実験はまだ完成には程遠いものです。ナノチューブ1本の速度はシリコントランジスタの5倍ですが、性能を阻害するインターコネクトなどの周囲の構造が速度を低下させる可能性があります。先日Kaby Lakeの発表で述べたように、リソグラフィーの微細化に伴い、インターコネクト（および絶縁体）はますます課題となっています。
現代のチップは、トランジスタを接続する8～15層のサンドイッチ型相互接続層で構成されています。微細な相互接続フィラメントは銅でできており、細くなるにつれて電流を運ぶ能力が低下します（すでに数原子の厚さです）。相互接続層間の絶縁体層も性能を低下させます。インテルはかつて相互接続層間の絶縁体としてガラスを使用していましたが、最近、性能向上のため、優れた誘電体である空気を使用するようになりました。相互接続技術のさらなる進歩は、基盤となるカーボンナノチューブの真の性能を引き出すのに役立つでしょう。
ウィスコンシン大学マディソン校の研究者たちは、このプロセスを概説した論文をScience Advances誌に発表しましたが、材料科学の博士号を持っていない人にとっては、理解するのは少々難解かもしれません。研究者たちはウィスコンシン大学同窓会研究財団を通じてこの新技術の特許を取得しましたが、市場投入時期については何も予測していません。
ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。
