キオクシア、「3D XPointは未来ではない」と主張

キオクシアは、3D XPointのような（3D）ストレージクラスメモリ（SCM）は未来ではなく、長期的な展望もないと主張している。AnandTechの報道によると、同社は先日開催されたIEDMカンファレンスでこの主張を展開し、代わりにBiCSフラッシュとXLフラッシュ技術を宣伝した。その理由は、層数の増加に伴うビット当たりコストのスケーリングが悪化することだ。

2010年代後半、フラッシュメモリ業界は3D NANDへと移行しました。従来のNANDと比較してセルサイズは縮小されましたが、層を垂直方向に積み重ねることでその効果は十分に発揮され、例えばキオクシアの最新3D NANDでは96層もの層が採用されています。

上記は、キオクシアによる3D XPointや類似のストレージクラスメモリへの「攻撃」の要点です。IEDMにおいて、同社は以下のグラフを示し、AnandTechがそれを再現しました（写真撮影は許可されていませんでした）。

このグラフは、3D SCMまたはNANDフラッシュの層数に応じたビットコストを、メモリの1層あたりと比較して正規化して示しています。予想通り、3D NANDではスケーリングのメリットが大きく、16層ではビットあたりのコストが約10分の1に削減されます。

一方、ストレージクラスメモリはそれほどうまくいかず、4層を超えると層数が増加し始め、14層で1層と同等のビットコストに達します。最も効率が高い4層では、ビットコストが40%削減され、3D NANDの4層での約70%のコスト削減をはるかに上回ります。

コスト増加の理由はいくつかありますが、層数の増加に伴う複雑さの増大、各層を個別に処理しなければならないことによる非効率性、制御回路の複雑化による面積損失、そして歩留まりの低下などが挙げられます。少なくともキオクシアが用いた計算式によれば、64層の場合、ビットあたりのコストは層ごとに50倍に上昇することになります。 

注意すべき点として、キオクシアはインテルやマイクロンの内部データにアクセスできない可能性が高く、独自のSCM研究もこれらの企業ほど進んでいない可能性が高い。

IntelとMicronはロードマップについてあまり情報を提供していないため、3X XPointを何層にスケールアップする予定なのかは今後の動向を見守る必要があります。第一世代は多少の遅延の後、2017年初頭に出荷が開始され、4層構造の第二世代は今年中に出荷される予定です。

3D XPointは層数のスケーリングに加え、従来のリソグラフィでもスケーリングが可能であると各社は述べているため、これもまた新たなスケーリングの可能性を秘めています。3D XPointの微細化は、その特性をさらに向上させることにもつながります。3つ目のスケーリングベクトルは、少なくとも原理的には、セルあたりのビット数を増やすことです。3D NANDでは、現在、各社はクアッドレベルセル（QLC）まで出荷しており、5ビットセルも研究中です。