Huaweiは、次世代AIアクセラレータ「Ascend 910D」に採用される可能性のあるクアッドチップレット設計の特許を出願しました。Huaweiのクアッドチップレット設計は、NVIDIAのクアッドチップレット「Rubin Ultra」のアプローチを模倣している点は確かにありますが、この特許にはHuaweiの先進的なチップパッケージング計画に関するもう一つ興味深い点があります。それは、Huaweiが市場リーダーであるTSMCの先進的なパッケージング技術に匹敵する技術を開発しているように見えることです。これにより、Huaweiは最終的に米国の制裁を回避し、NVIDIAのAI GPU性能に迅速に追いつくことができる可能性があります。
もちろん、その詳細は、クアッドチップレットプロセッサの製造方法を説明した特許に記載されています。それがAscend 910Dであると断言することはできませんが、いくつかの点を結びつけて、その部品の可能性について推測することはできます（もちろん、特許にはその旨は記載されていませんが）。また、これは、クアッドチップレット910Dが開発中であるという、チップ業界関係者の現在の噂とも一致しています。
SMICとHuaweiはリソグラフィー技術では確かに遅れをとっているものの、パッケージング技術ではTSMCと同等の能力を持つ可能性がある。これは、中国が最先端チップ製造へのアクセスを阻む米国の輸出規制の影響を回避する上で重要な進展となるだろう。中国企業は、旧来のプロセスノード技術を用いた複数のチップレットを高度なパッケージング技術で繋ぎ合わせるだけで、最先端プロセスノードで製造されたチップの性能に匹敵、あるいは少なくともそれに迫る性能を実現できる可能性がある。
ここで、確認できない難しい計算があります。シングルチップレットのAscend 910Bのダイサイズは665 mm²と推定されているため、910Dの場合はその4倍の2,660 mm²になります（ただし、この点にはご注意ください）。910Bはそれぞれ4つのHBMチップレット（85 mm²と仮定）を搭載しているため、HBMメモリスタックの数は16個に増加し、DRAMのフットプリントはなんと1,366 mm²に達します。
ここからは推測の域を出ませんが、Ascend 910Dプロセッサの製造には、少なくとも4,020 mm²のシリコン面積が必要になります。TSMCの基準では、これはEUVレチクルサイズ（858 mm²）の5倍に相当し、同社は2026年に量産開始を予定しているパッケージング方式です。
4月にHuaweiのAI向けクアッドチップレットAscend 910Dアクセラレータに関する噂を初めて耳にした時、当時は半信半疑でした。しかし、この噂は今や信憑性を増しており、Huaweiは実際にAscend 910Dと呼ばれる4ダイプロセッサを開発中です。このプロセッサは、GPUパッケージあたりの性能でNVIDIAのH100を上回ると予測されています。しかし、すべての特許出願が最終的に製品化されるわけではないため、この噂は依然として（少なくとも完全には）鵜呑みにしない方が良いでしょう。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
Huaweiは910Dに加えて、Ascend 920という名称の次世代プロセッサを開発中との報道もありますが、これはNvidiaのH20に対抗するプロセッサとなるはずでした。この命名法は当然ながら非論理的ですが、この報道には何らかの根拠がある可能性もあるため、この点も念頭に置いておくべきです。
Google ニュースで Tom's Hardware をフォローすると、最新のニュース、分析、レビューをフィードで受け取ることができます。「フォロー」ボタンを忘れずにクリックしてください。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
