IBM、Samsung、Global Foundries、そしてIBM Research Allianceに所属するその他の装置サプライヤーは、ゲート・オール・アラウンドFET構造を採用した初の5nmチップの開発を発表しました。このニュースは、同アライアンスが世界初の7nmチップの開発を発表してから2年後に発表されたもので、来年には生産開始が予定されています。
サムスンは最近、4nm GAAFETチップも開発する予定であることを明らかにしましたが、それがいつ利用可能になるかはまだわかっていません。
世界初の5nmチップ
ムーアの法則はここ数年でかなり減速したように思われますが、IBM とそのパートナーは、極端紫外線 (EUV) リソグラフィー、ナノシート トランジスタ、ゲートオールアラウンド FET 構造などの新しいチップ製造技術を使用して、この法則を前進させることができました。
これらすべてを組み合わせることで、量産可能な5nmチップの開発が可能になったようです。さらに、5nmチップは、サムスンが現在使用している10nmプロセス技術と比較して、パフォーマンスが40%向上し、消費電力が75%削減されることも約束されています。このような5nmチップが市場に登場するのは2021年以降になるかもしれませんが、それでも大幅な改善が期待できます。
IBMはまた、5nmチップは300億個のトランジスタで作れるとも述べた。これは同社が2年前に7nmチップ用に発表した200億個のトランジスタから50%の増加となる。
GAAFETとEUV
IBMによると、EUVリソグラフィは、ナノシート・トランジスタ・アーキテクチャの幅を、単一の製造プロセスまたはチップ設計内で連続的に調整することを可能にする。これにより、特定の回路の性能と消費電力を微調整することが可能になる。これは、電流を流すフィンの高さによって制限される現在のFinFETトランジスタ・アーキテクチャでは不可能である。
FinFET プロセスは 5nm まで縮小することもできますが、フィン間のスペースを縮小しても電流フローが増加してパフォーマンスが向上するわけではありません。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
「本日の発表は、SUNYポリテクニック、アルバニー、そしてニューヨーク州の次世代技術開発におけるリーダーシップとイノベーションを活性化させているIBMとの官民連携モデルをさらに推進するものです」と、SUNYポリテクニック研究所の暫定学長であるバガット・サマキア博士は述べています。「私たちは、現在の能力の限界を超え続ける中で、初の5nmトランジスタの実現は半導体業界全体にとって重要なマイルストーンだと考えています。SUNYポリテクニックとIBM、そしてエンパイア・ステート・デベロップメントとのパートナーシップは、産官学がいかに連携し、社会に幅広くプラスの影響を与えることができるかを示す完璧な例です」とサマキア博士は付け加えました。
IBMは、5nmプロセスによって、一般的なコンシューマー向けデバイスだけでなく、次世代の機械学習チップやスーパーコンピューターにおいても、パフォーマンスのさらなる飛躍が実現できると考えています。5nmプロセスに関する詳細は、今週京都で開催される2017年VLSI技術・回路シンポジウムで発表される予定です。
ルシアン・アルマスは、Tom's Hardware USの寄稿ライターです。ソフトウェア関連のニュースやプライバシーとセキュリティに関する問題を取り上げています。
