AMD の革新的なチップレットベースの Zen マイクロアーキテクチャにより、同社は Ryzen や EPYC プロセッサなどの単一のマルチチップ モジュール (MCM) に複数のダイを結合できますが、同社の取り組みはそれだけではありません。本日、Financial Analyst Day 2020 で、同社は新しい X3D チップ パッケージング テクノロジを発表しました。このテクノロジにより、MCM が 3 次元化され、帯域幅密度が最大 10 倍向上します。
この新しい技術は、複数のチップを単一のインターポーザ上に置き、シリコン貫通ビア（TSV）で接続する2.5Dパッケージングと、複数のダイを積み重ねてインターポーザに取り付ける3Dスタッキングを組み合わせたもので、TSV接続が全体に広がっています（下図参照）。
AMDは、X3Dスタッキング設計にメモリやコンピュートダイ（ロジック）など、どの要素を組み込むのか詳細を明らかにしていませんが、新しいパッケージング技術のより技術的な側面については、今後開催される技術中心のイベントで発表する予定だと述べています。AMDの画像から判断すると、積層された要素はメモリ要素、おそらくHBMパッケージで構成されている可能性があり、新技術の正確な性質を判断するのは困難です。
重要な点は、これらのHBMスタックがCPUコアと同じパッケージに組み込まれる可能性があることです。これは特にデータセンターにおいて画期的な進歩となる可能性があります。これにより、実行コアへのスループットが劇的に向上し、帯域幅に敏感なワークロード向けに新たなメモリ層が生まれることになります。
画像
1
の
5
同社はまた、AMDのCPUとGPUをシステムレベルで連携させる新しいInfinityアーキテクチャを発表しました。Infinity Fabric 3.0を基盤としたこのアプローチについては、最近の記事で取り上げました。簡単に言うと、AMDのCPUとGPU間のキャッシュコヒーレンスを実現し、データ移動を削減することでパフォーマンスを向上させ、レイテンシを削減し、ワットあたりのパフォーマンスを向上させます。また、プログラミング要件も軽減します。図には、CPUに接続されたメッシュ/トーラス型のトポロジーに8つのGPUが接続されています。
AMD はまた、ハードウェア上に重ねられるオープン ROCm ソフトウェア スイートの最近の進歩も宣伝しました。
IntelはPonte Vecchio GPUで同様のアプローチを採用していますが、NvidiaはCPUを製造していないため、このレベルの統合には対応できません。米国エネルギー省は最近、Infinity Fabric 3.0アーキテクチャが、FrontierとEl Capitanを含むエクサスケール級スーパーコンピュータの契約をAMDに2件発注する決定の重要な要因であったと示唆しました。一方、Intelは一貫性のあるPonte Vecchioアーキテクチャでエクサスケール級スーパーコンピュータの設計を1件受注しています。Nvidiaはまだエクサスケール級の契約を獲得していません。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
いずれにせよ、X3DスタッキングはIntelのFoverosダイスタッキングに対する明白な解決策です。詳細が分かり次第、更新します。
ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。
