ASMLはimecのITF World 2024カンファレンスで、同社初の高NAマシンでチップ製造密度の新記録を樹立したと発表した。これはわずか2か月前に記録した記録を上回るものだ。ASMLの元社長兼CTOで、現在は同社で顧問を務めているマーティン・ファン・デン・ブリンク氏は、高NAマシンを超えてさらなるスケーリングを実現するハイパーNAチップ製造ツールの開発も提案し、潜在的なロードマップを共有した。同氏は、将来のASMLツールの速度を現在のピーク時200枚/時の2倍以上となる400～500枚/時へと大幅に向上させることで、EUVチップ製造コストを削減する計画を概説した。同氏はまた、ASMLの将来のEUVツールファミリー向けに、モジュラー統合設計を提案した。
ファン・デル・ブリンク氏は、さらなる調整を経て、ASMLは先駆的な高開口数EUV装置で8nmの高密度ラインを印刷できたと述べた。これは、生産環境向けに設計された装置としては記録的な高密度ラインである。これは、ASMLが4月初旬にオランダ・フェルトホーフェンにあるimecとの共同研究施設に設置した先駆的な高開口数装置で10nmの高密度ラインを印刷したと発表した際に記録した自社記録を上回った。
ちなみに、ASMLの標準的な低NA EUV装置は、13.5nmの限界寸法（CD、印刷可能な最小のパターン）を印刷できます。一方、新しい高NA EXE:5200 EUV装置は、8nmのパターンを印刷することで、さらに小型のトランジスタを製造できるように設計されています。このように、ASMLは今回、自社の装置が基本仕様を満たしていることを実証しました。
「本日、8nmまでの記録的な画像が視野全体で補正され、ある程度のオーバーレイも実現できるところまで進歩しました」とファン・デル・ブリンク氏は述べた。「ちなみに、これは完璧なデータではありませんが、進歩の過程をお見せするためのものです。高NAに関しては、現在私たちが到達しているレベルに自信を持っており、近い将来にはこれを達成できると確信しています。」
このマイルストーンは、10年以上にわたる研究開発と数十億ユーロ規模の投資の集大成ですが、システムを最適化し、大手半導体メーカーでの量産に向けて技術を準備するには、まだ多くの作業が必要です。この作業は既にオランダで進行中です。一方、高NAシステムを既に完成させていることが知られている唯一の半導体メーカーであるIntelは、ASMLに続き、オレゴン州にあるD1Xファブで自社製マシンの稼働を開始しています。Intelは、EXE:5200高NAマシンを当初は研究開発に使用し、その後、14Aノードの生産に投入する予定です。
画像
1
の
3
ファン・デル・ブリンク氏はまた、新たなハイパーNA EUVマシンも提案したが、マシンに関する最終決定はまだなされていない。ASMLは業界の関心を測っているようだが、実現するかどうかは時が経てばわかるだろう。
今日の標準的なEUV装置は、波長13.5nm、開口数（NA、光を集めて焦点を合わせる能力の尺度）0.33の光を使用しています。これに対し、新しい高NA装置は、同じ光波長を使用しますが、NAを0.55にすることで、より微細な形状の印刷を可能にします。Van der Brink氏が提案するHyper-NAシステムは、ここでも同じ光波長を使用しますが、NAを0.75に広げることで、さらに微細な形状の印刷を可能にします。提案されている臨界寸法は不明ですが、上記のASMLのトランジスタタイムラインを見ると、16nmの金属ピッチ（A3ノード）でインターセプトし、10nm（A2ノード未満）まで拡張されていることがわかります。
上記のロードマップによれば、Hyper-NA は単一露光の 2DFET トランジスタには実現可能かもしれませんが、マルチパターニングで High-NA を使用してもこのような微細ピッチを作成できるかどうかは明らかではありません。
上記の最初のスライドでご覧のとおり、この装置は2033年頃まで登場しません。現在の高NA装置はすでに約4億ドルの費用がかかっています。超NA装置は、より大型で高度なミラーと改良された照明システムが必要となるため、より高価な選択肢となります。
従来製品と同様に、Hyper-NAの目標は、1回の露光でより小さな形状を印刷できるようにすることで、チップ製造プロセスの時間と手順を追加するだけでなく、欠陥の可能性も高め、コスト増加につながる傾向があるマルチパターニング手法（同じ領域を複数回露光する）を回避することです。Van Der Brink氏は、レジストと高度なマスクの継続的な開発作業が、印刷された形状の解像度を向上させる鍵となると述べました。Hyper-NAでは、最適な結果を得るために、改良された照明システムも使用されます。ASMLは詳細を述べませんでしたが、改良された照明装置をより高出力の光源と組み合わせることで、線量を増加させ、NA0.75で使用される高いミラー角度を相殺し、スループットを向上させると考えるのが理にかなっています。
ファン・デル・ブリンク氏はまた、同社の将来の装置におけるスループットを現在の約200wphから将来的には400～500wphに引き上げることを提案した。これはASMLがコスト抑制のために活用できるもう一つの手段であり、チップの新世代ごとにトランジスタあたりの価格が上昇する傾向に対抗する手段となるだろう。
ASMLは、開発のスピードアップとコスト削減のため、既存の低NA Twinscan NXE:3600 EUV装置を、新型高NA装置の構成要素として既に採用しています。ASMLの低NAモデルはモジュール設計を採用しており、実績のある技術とモジュールを新型装置に活用でき、必要な場合にのみ新しいモジュールを追加できます。
しかし、さらなる最適化の余地は残されています。ファン・デル・ブリンク氏は、今後10年間で新製品を開発するにあたり、同社がモジュール設計理念をさらに強化していくと見ています。提案されている長期ロードマップでは、低NA、高NA、そしてハイパーNAのすべてが、共通コンポーネントを備えたモジュール型プラットフォームへと進化していくことが示されています。この設計は、ASMLがコスト抑制のために活用できる新たな手段となるでしょう。
チップ業界は、低NAおよび高NAツールで製造されたゲート・オールアラウンド（GAA）と相補型電界効果トランジスタ（CFET）を通じて、将来の開発に向けた確固たる道筋を持っているように見えますが、ハイパーNAを除けば、将来のプロセスノード技術を可能にする可能性のある真の候補はまだ現れていません。いつものようにコストが重要な要素となりますが、ASMLは明らかに、ハイパーNAの価格設定を顧客にとってより魅力的なものにする方法を既に検討しています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。
