現代の設計がSRAMを多用していることを考えると、SRAMセルのサイズと密度は新しい製造技術の主要な特性となります。ISSCC 2025 Advance Programによると、Intelの18A製造プロセス（1.8nmクラス）のSRAM密度は、TSMCのN2（2nmクラス）よりもかなり低く、TSMCのN3に近いようです。それでも、Intelの18AにはN2に対して他の大きな利点がある可能性があります。
Intelの18A製造プロセスは、高密度SRAMビットセルサイズが0.021 µm^2（SRAM密度は約31.8 Mb/mm^2）を特徴としています。これは、Intel 4の高密度SRAMビットセルサイズ0.024 µm^2と比較すると大幅な改善ですが、TSMCのN3EおよびN5の性能と同等です。一方、TSMCのN2製造プロセスは、HD SRAMビットセルサイズを約0.0175 µm^2に縮小し、SRAM密度38 Mb/mm^2を実現します。
スワイプして水平にスクロールします
| 行0 - セル0 | インテル4 | インテル 18A | N3 | N3E | 窒素 |
| SRAM密度 | 27.825 Mb/mm^2 | 31.8 Mb/mm^2 | 33.55 Mb/mm^2 | 31.8 Mb/mm^2 | 38 Mb/mm^2 |
| SRAMセルサイズ | 0.0240 µm^2 | 0.0210 µm^2 | 0.0199 µm^2 | 0.021 µm^2 | 0.0175 µm^2 |
| HVM | 行3 - セル1 | 行3 - セル2 | 2022年第4四半期 | 2023年第4四半期 | 2025年後半 |
Intelの18Aノードについて言えば、このノードは前世代のノードに比べて2つの大きな利点、GAAトランジスタとバックサイド電力供給ネットワーク（BSPDN）を備えています。BSPDNはトランジスタへの電力供給を改善し、一部の設計におけるパフォーマンス効率を向上させるだけでなく、トランジスタの小型化を可能にし、ロジック密度の向上にも貢献します。
現代のチップ設計ではSRAMが大量に使用され、その密度はノード間のスケーリングに不可欠ですが、HDC SRAMの密度よりもロジック密度の方が重要です。現時点では、Intelの18AとTSMCのN2についてこの指標を比較することはできません。さらに、各プロセス技術には高密度、高性能、低消費電力のライブラリがあり、通常は単一の設計内で混在しているため、ロジック密度を推定することは困難です。抽象プロセッサのロジック密度については、IntelとTSMCはまだ公表していません。
現代のプロセス技術において、SRAMの高密度化は最も困難な課題の一つです。これは、設計の複雑さ、安定性と信頼性に対する動作要件、そして微細化ノードにおけるばらつきの増加といった要因によるものです。とはいえ、一部の最新技術では、他の量産ノードと比較してSRAMセルサイズが大きくなることがあるのも不思議ではありません。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
