インテルはNVIDIAにとって最も明白なパートナーではない。両社は数十年にわたり、コンシューマー、データセンター、AI市場で競合し、摩擦も少なくなかった。しかし、9月18日に行われた共同電話会議で、予想外の提携のニュースを受けて、NVIDIAのCEOであるジェンスン・フアン氏とインテルの会長であるリップ・ブー・タン氏は、その状況を一変させる形で発表した。NVIDIAはインテルに50億ドルを投資し、次期SoCラインにインテルのパッケージング技術を採用すると発表したのだ。
なぜか？それは、従来の意味でのファウンドリー能力のためでも、台湾に対する地政学的なヘッジのためでもない。フアン氏によると、鍵となったのはパッケージングだった。「インテルはFoverosというマルチテクノロジー・パッケージング能力を有しています」と彼は述べた。「これがまさに、NVIDIAのGPUダイ・チップレットとインテルのCPUを、マルチテクノロジー・パッケージング能力とマルチプロセス・パッケージング技術で接続することを可能にしました。」
タン氏も同意見だ。「FoverosとEMIBは本当に優れた技術です」と付け加え、パッケージングロードマップは「双方にとって素晴らしい機会です」と評した。近年、パッケージングはインテルにとってファウンドリ収益への最速かつ最も信頼性の高い入り口となっている。NVIDIAにとっては、次世代AI SoCの市場投入までの最短ルートであり、今回の提携の最大の原動力となる可能性が高い。
なぜ Intel のパッケージが魅力的なのでしょうか?
Huang氏が名指しで称賛したパッケージング技術「Foveros」は、Intelの3Dチップスタッキングソリューションです。共有基板上にチップレットを並列に配置する従来のマルチダイパッケージとは異なり、Foverosはシリコン貫通ビア（TSV）を用いてチップレットを直接積み重ねます。これにより相互接続長が短縮され、平面レイアウトよりも大幅に高い帯域幅を実現します。また、スタック内の各タイルを異なるプロセスノードで製造できるため、設計者は性能やコストの観点から最適なテクノロジにロジックを割り当てることができます。
FoverosがIntelのパッケージング・ポートフォリオの縦軸だとすれば、EMIB（Embedded Multi-die Interconnect Bridge）は横軸です。EMIBは、パッケージ基板内に薄いシリコンブリッジを埋め込み、巨大なシリコンインターポーザーを必要とせずに、高密度かつ低消費電力でダイ同士を接続します。最近、Intelはこの2つを組み合わせたCo-EMIBを開発しました。これは、EMIBブリッジを使用してパッケージ全体でFoverosスタックを相互接続するものです。
これら全てを合わせると、モノリシックSoCのように動作する複雑なチップレットベースの製品を構築するためのシステムとなり、インテルは10年近くを費やしてこれを事業として成立させてきた。インテルのPonte Vecchio GPUはFoverosとEMIBを採用していた。Meteor Lakeも同様だ。そして重要なのは、インテルがこれらのパッケージを量産していることだ。ニューメキシコ州に建設された35億ドル規模のFoveros対応施設は昨年稼働を開始し、インテルは海外プロバイダーへの依存を回避したい米国のAI・クラウド企業を国内で獲得できる体制を整えた。
ファウンドリ収益への最速のオンランプ
インテルは、短期的な事業拡大を見据え、高度なパッケージングをファウンドリー戦略の中核として位置づけています。4月に開催されたDirect Connectイベントでは、製造能力とエコシステム開発に加え、パッケージングを顧客第一主義の推進の中核として強調し、FoverosとEMIBによって、顧客が新しいプロセスノードを待つことなく、インテルファウンドリーが異機種コンピューティングのニーズに対応できることを強調しました。
私たちは今年初め、インテルのパッケージングにおけるブレークスルーを、特に新しいフロントエンドプロセス技術に関連する長い立ち上げサイクルと比較して、「意味のある収益創出への最速のオンランプ」と表現しました。
この考え方は、共同電話会議でフアン氏も繰り返した。「コンシューマー向けPCの場合、NVIDIAのGPUチップレットをIntelに販売します」と彼は述べ、「そして、それがSoCにパッケージ化されます」と付け加えた。このチップレットはFoverosまたはCo-EMIBを使用してボンディングされ、完成品の一部として出荷される。
言い換えれば、NVIDIAはコアファウンドリノードの追い上げを待つことなく、Intelのインフラストラクチャとパッケージングスタックを活用できることになる。まさにそこがNVIDIAの狙いなのかもしれない。NVIDIAの最も量産されているAIパーツは現在、極めて高い相互接続性と帯域幅を必要とするチップレット設計を採用している。Intelのパッケージング技術により、NVIDIAは既存のGPUダイを新しいCPUタイルと統合することで、この待ち時間を省くことができる。この点はフアン氏が繰り返し強調した。「…これはテクノロジーを組み合わせ、組み合わせる素晴らしい方法であり…だからこそ…私たちはこれほど迅速にイノベーションを起こし、これほど複雑なシステムを構築できるのです」と彼は述べた。
タン氏も同意見を述べた。「これは我々双方にとって素晴らしい機会だと思います」と彼は述べた。「…我々は間違いなく、フォベロスとEMISを今後も改良し続け、信頼性と利回りの向上を確実に図っていきます。」
収量最適化への近道
ボトルネックになりやすい最先端ノードとは異なり、インテルの高度なパッケージングは、NVIDIAに歩留まりの最適化と市場投入への迅速な道筋を提供します。米国におけるAIシステムの需要が急増する中、NVIDIAは台湾に完全集中しないセカンドソースの生産能力を必要としています。インテルは、国内のパッケージングと、チップレット組立を中心とした急速に成熟するファウンドリーモデルによって、そのニーズを満たしています。
しかし、地理的な問題はさておき、この提携の本質は、インテルのパッケージング技術によってNVIDIAが実現できる、他社が同時期に実現できないことにある。カスタムCPU、別のファブのGPUダイ、そしてそれらをつなぐ超高帯域幅インターコネクトを備えた、ハイブリッドなマルチチップレットSoCの構築だ。これはTSMCの仕事でもサムスンの仕事でもない。まさにインテルのパッケージングチームが長年かけて準備してきた複雑なシステムであり、今やNVIDIAを最も著名な顧客として迎え入れたのだ。
Tom's HardwareをGoogleニュースでフォローするか、お気に入りの情報源として追加して、最新のニュース、分析、レビューをフィードで受信しましょう。「フォロー」ボタンを忘れずにクリックしてください！
ルーク・ジェームズはフリーランスのライター兼ジャーナリストです。法務の経歴を持つものの、ハードウェアやマイクロエレクトロニクスなど、テクノロジー全般、そして規制に関するあらゆることに個人的な関心を持っています。
