Samsung Foundryは、今後開発予定の3nmプロセスで、GAAFET（ゲート・オールアラウンド電界効果トランジスタ）のような構造を採用する最初の半導体メーカーとなります。このノードはまだ本格的な運用には至っていませんが、IEEE国際固体回路会議（ISSCC）において、Samsung Foundryのエンジニアたちは、今後開発予定の3nm GAE MBCFET（マルチブリッジチャネルFET）製造技術の詳細を発表しました。
正式には、GAAFETには2つのタイプがあります。ナノワイヤと呼ばれる典型的なGAAFETは「薄い」フィンを特徴とし、ナノシートと呼ばれるMBCFETは「厚い」フィンを使用します。どちらの場合も、ゲート材料がチャネル領域を全周から囲んでいます。ナノワイヤとナノシートの実際の実装は設計に大きく依存するため、多くの業界関係者は一般的に両方をGAAFETという単一の用語で説明しています。ただし、以前はサラウンドゲートトランジスタ（SGT）と呼ばれていました。MBCFETはSamsungの商標です。
最初の GAAFET は 1988 年に実証されたため、この技術の主な利点は広く知られています。このタイプのトランジスタの構造自体が、設計者がトランジスタ チャネルの幅 (実効幅または Weff とも呼ばれます) を調整することで、高性能または低消費電力向けにトランジスタを精密に調整することを可能にします。シートが広いほど、より高い電力でより高い性能を実現し、シートが薄く/狭いほど、消費電力と性能が低下します。FinFET で同様のことを実現するには、エンジニアは性能を向上させるために追加のフィンを使用する必要があります。しかし、この場合、トランジスタ チャネルの「幅」は 2 倍または 3 倍にしかできず、正確ではなく、非効率的になる場合があります。さらに、GAAFET を調整することで、異なるトランジスタを異なる目的で使用できるため、トランジスタ密度を高めることができます。
2019年当時、Samsungの3GAEプロセス設計キット バージョン0.1には、早期導入企業に柔軟性を提供するために4種類の異なるナノシート幅が含まれていましたが、同社がさらなる柔軟性向上のためにさらに幅を追加したかどうかは不明です。Samsungによると、3GAEノードは、7LPPテクノロジーと比較して、最大30%の性能向上（消費電力と複雑さは同じ）、最大50%の消費電力削減（クロックと複雑さは同じ）、最大80%のトランジスタ密度向上（ロジックトランジスタとSRAMトランジスタの混在を含む）を実現するとのことです。
Samsungの3GAE（第一世代MBCFETテクノロジー）は2022年にリリース予定です。そのため、Samsungは現時点ではそのすべての特徴を明らかにしていません。ISSCCでは、新タイプのトランジスタを用いてSRAMの性能と拡張性をどのように向上させたかについて説明しました。近年、SRAMの拡張性はロジックの拡張性に比べて遅れをとっています。一方、現代のシステムオンチップは様々なキャッシュに大量のSRAMを使用しているため、その拡張性を向上させることは極めて重要な課題となっています。
EE Times Asiaの報道によると、Samsung FoundryはISSCCで、ダイサイズ56mm²の256Mb MBCFET SRAMチップを発表しました。これは、同社が最初の3GAEロジックチップをテープアウトしていないものの、この技術がSRAMに適していることを意味しています。
SRAMは6トランジスタのメモリセルで、パスゲート2つ、プルアップ2つ、プルダウン2つで構成されています。FinFET設計では、SRAMセルは同じチャネル幅のトランジスタを使用します。MBCFETではチャネル幅を調整できるため、Samsungは2つの方式を考案しました。1つはパスゲートとプルダウンにチャネル幅の広いトランジスタを使用し、もう1つはパスゲートにチャネル幅の広いトランジスタ、プルダウンにチャネル幅の狭いトランジスタを使用するというものです。IEEE Spectrumによると、Samsungはパスゲートにチャネル幅の広いトランジスタ、プルアップにチャネル幅の狭いトランジスタを使用することで、通常のSRAMセルと比較して書き込み電圧を230mV低減することに成功しました。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
