高性能マイクロプロセッサの開発は、近年ますます困難かつ高価になっています。そのため、開発者は、パフォーマンスを重視するアプリケーション向けの設計において、高度なパッケージング技術を採用せざるを得なくなっています。Appleは、M1 Ultraプロセッサの開発にM1 Maxシステムオンチップを2つ組み合わせる必要があったことを認めていますが、TSMCの最先端パッケージング技術の一つを採用したとは明言していません。
幸いなことに、非公式の情報筋はAppleほど秘密主義ではなく、2.5TB/秒の帯域幅を提供するAppleのUltraFusionプロセッサ間相互接続に関する追加情報を明らかにすることができました。DigiTimesによると、AppleのM1 Ultraプロセッサ*は、TSMCのCoWoS-S（シリコンインターポーザー付きチップオンウェーハオンサブストレート）2.5Dインターポーザーベースのパッケージングプロセスを使用して製造されました。AMD、Nvidia、富士通などの企業も、データセンターや高性能コンピューティング（HPC）向けの高性能プロセッサの製造に同様の技術を使用しています。
AppleのM1 Ultraは、まさに驚異的な設計です。M1 Max SoCのダイサイズは432 mm²なので、M1 Ultraが使用するインターポーザーは860 mm²以上になります。これはかなり巨大ですが、前代未聞の規模です。AMDとNvidiaは、高帯域幅メモリを搭載したコンピューティングGPUに、さらに大きなインターポーザーを使用しています。
* - M1 Ultraを何と呼ぶべきか、まだ正確には分かりません。技術的には、これはシステムオンチップインパッケージ（SoCiP）ですが、少し長すぎるので、とりあえず「プロセッサ」と呼ぶことにします。
しかし、世界最大の半導体受託製造会社であるTSMCが、帯域幅を大量に消費するアプリケーション向けに提供できる選択肢は、CoWoS-Sだけではありません。一部の専門家は、Appleが超高帯域幅チップレット統合にTSMCのInFO_LSI技術を採用する可能性があると推測しています。CoWoS-Sとは異なり、InFO_LSIは大型で高価なインターポーザーではなく、局所的なシリコンインターコネクトを採用しています。IntelのEmbedded Die Interconnect Bridge（EMIB）も同じコンセプトを採用しています。
Apple が、中間チップに接続するために設計されたローカル相互接続に似た巨大な I/O パッドを備えた M1 Max ダイ ショットを実演したことを念頭に置くと、多くの人が Apple が InFO_LSI を使用していると思ったのも不思議ではありません。
しかし、Appleがより高価になる可能性のあるCoWoS-Sに固執したのには理由がある。TSMCのInFO_LSIは2020年8月に正式に発表され、2021年第1四半期に認定を完了する予定だった。一方、AppleのM1 Maxは2021年第2四半期または第3四半期に量産開始予定だったため、AppleはInFO_LSIを実装する時間が十分になかったのかもしれない。あるいは、リスクを冒さず、様々な企業で広く使用されている既知の技術に固執することを決めたのかもしれない。
DigiTimesが明らかにしたもう一つの情報 は、Unimicron Technologyが現在AppleのABF（味の素ビルドアップフィルム）基板の唯一のサプライヤーであるということです。Appleが必要とする品質と量を供給できるのは同社だけだからです。いずれにせよ、AppleがUltraFusionインターコネクトを実現するためにどのようなパッケージング技術を採用したかは明らかになりましたが、クロック、バス幅、電力などについてはまだ何も分かっていませんので、今後の動向に注目してください。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
