マイクロンの新型HBM3 Gen2は1.2TB/秒で世界最速、2TB/秒以上の次世代を予感させる

スワイプして水平にスクロールします

HBM3 Gen2の容量と帯域幅の拡大に伴い、発熱量も増加するのは当然のことですが、Micronは潜在的な問題を軽減するため、熱対策を複数講じました。Micronは、HBM3 Gen2にも、現行世代のDDR5メモリと同じ1β（1-beta）プロセスノードを採用しています。このノードはMicronの最後の非EUV DRAMノードであり、標準のHBM3メモリと比較して、密度と電力効率の両方が向上しています。

Micron 社は、HBM3 Gen2 は前世代の HBM2E と比べてワットあたりのパフォーマンスが 2.5 倍向上し、前世代と比べて Pj/ビット (ピコジュール少々) が 50% 以上向上していると主張しています (Micron 社は具体的な数値の発表を拒否しました)。

MicronはDRAMの各層間の間隔を23%縮小しました。これにより、最下層のダイ（最も高温になりやすい）から最上層のダイ（最も低温になりやすい）への熱伝達が向上します。層間の空気は断熱効果も持つため、ダイ間の距離を狭めると、エアギャップも減少します。ただし、Micronは最終パッケージのZ高さ（厚さ）を標準の720μmに維持しています。

Micron社はまた、データレーン数の増加による電力効率向上に貢献するTSV数を倍増させ、現行世代のHBM3と比較して相互接続部を25%縮小しました（ピッチの公表は控えています）。高密度化された金属TSV相互接続は、デバイスの層間の熱伝達も改善します。Micron社によると、HBM3 Gen2は「金属密度が5倍に向上」しており、熱抵抗も低減しています。結果として、容量とスループットの向上にもかかわらず、パッケージは標準的な0℃～105℃の動作範囲に収まります。

Micron社によると、HBM3 Gen2はノイズ耐性に優れた設計で、高度な信号整合性と電力整合性を備えていますが、リード・ソロモン・オン・ダイECC（誤り訂正符号）が介入し、問題があれば修正します。これはオンダイであるため、ECC用に追加のダイは必要ありません。

MicronのHBM3 Gen2パッケージは、標準のCoWoSパッケージと互換性があります。これは、GPUやその他のアクセラレータにおいて業界でこのタイプのパッケージが好まれていることを考えると必須の要件です。HBM3 Gen2メモリのチャネル配置はHBM3と同じで、16チャネルと32の仮想チャネル（チャネルごとに2つの擬似チャネル）を備えています。

Micronは第2世代HBM3のサンプル出荷を最初に開始しましたが、SK hynixは最近、2024年のリリースに向けて24GBのHBM3Eスタックを開発中であることを明らかにしました。ただし、これらの製品は1ピンあたり最大8Gbps（合計1TB/秒）とされており、Micronは全体の帯域幅で約20%の優位性を持つことになります。当然ながら、より徹底的な比較を行うには、SK hynixからの最終発表を待つ必要があります。

MicronのHBM3 Gen2は現在、8段スタックのサンプルをパートナー企業に提供しており、12段スタックも近日中に提供開始予定です。量産は2024年に開始されます。

ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。