JEDECは、JESD238に基づくHBM4（High Bandwidth Memory 4）の公式仕様を公開しました。これは、AIワークロード、高性能コンピューティング、高度なデータセンター環境の急速に高まる要件に対応することを目的とした新しいメモリ規格です。この新しい規格では、データ集約型アプリケーションの進化に伴い、メモリ帯域幅、容量、効率性を向上させるためのアーキテクチャ変更とインターフェースのアップグレードが導入されています。
HBM4は、HBMファミリーの特徴である垂直積層DRAMダイを継承しながらも、前世代のHBM3から多くの改良点を備え、帯域幅、効率、設計柔軟性が大幅に向上しています。2048ビットインターフェースで最大8Gbpsの転送速度をサポートし、最大2TB/sの総帯域幅を実現します。重要なアップグレードの一つは、スタックあたりの独立チャネル数がHBM3の16からHBM4では32に倍増したことです。各チャネルには2つの擬似チャネルが搭載されています。この拡張により、メモリアクセスの柔軟性が向上し、並列処理が可能になります。
HBM4における注目すべきアーキテクチャ変更は、コマンドバスとデータバスの分離です。これは、同時実行性の向上とレイテンシの低減を目的としています。この変更は、AIやHPCワークロードで一般的に使用されるマルチチャネル操作におけるパフォーマンスの向上を目的としています。さらに、HBM4は新しい物理インターフェースとシグナルインテグリティの改善を組み込んでおり、より高速なデータレートとチャネル効率の向上をサポートします。
HBM4の開発には、Samsung、Micron、SK hynixといった業界大手企業が協力し、規格策定に貢献しました。これらの企業は近い将来、HBM4準拠製品の展示を開始すると予想されており、SamsungはAIチップメーカーやハイパースケーラーからの需要の高まりに対応するため、2025年までに生産を開始する計画を示しています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
Kunal KhullarはTom's Hardwareの寄稿ライターです。長年、PCコンポーネントと周辺機器を専門とするテクノロジージャーナリスト兼レビュアーとして活躍しており、PCの組み立てに関するあらゆる質問を歓迎しています。
