TSMCの3nmアップデート：N3Pは生産中、N3Xは順調に進んでいます

*TSMCが発表したチップ密度は、ロジック50%、SRAM 30%、アナログ20%の「混合」チップ密度を反映しています。
**同じ面積で。
***同じ速度で。しかし、高性能アプリケーション向けの3nmクラスのプロセステクノロジの時代は、N3Pで終わるわけではありません。このノードの後に​​はN3Xが続き、N3Pと比較して、同じ電力で最大パフォーマンスが5%向上するか、同じ周波数で消費電力が7%削減されると約束されています。ただし、N3Pと比較したN3Xの主な利点は、最大1.2Vの電圧（3nmクラスのテクノロジとしては極端）をサポートしていることです。これにより、それを必要とするアプリケーション（クライアントCPUなど）で可能な絶対最大周波数（Fmax）が有効になります。このFmaxにはトレードオフがあり、リーク電力が最大250%高くなります。そのため、チップ開発者は、1.2V電圧を特徴とするN3Xベースの設計を構築する際には注意が必要です。 N3Xチップの量産は今年後半に予定通り行われる予定です。

「N3Pは昨年末、2024年に生産を開始しました」と、TSMCの事業開発・グローバルセールス担当シニアバイスプレジデント兼副COOであるケビン・チャン氏は述べています。「当社は3nm技術の強化を継続しています。[…] 当社の戦略は、新ノードの導入後も、お客様が技術のスケーリングメリットを享受できるよう、継続的に機能強化を行うことです。[…] お客様にとって、例えばエコシステム上でIPを開発するなど、新しいノードに移行することは大きな投資であることを認識しています。そのため、お客様が新しいノードごとに投資からより多くのメリットを享受し続けられるよう願っていますが、同時に製品レベルでの機能強化も提供しています。」

TSMCは、1つのプロセス開発キット（例：N5、N5P、N4、N4P、N4C）内で複数のプロセス技術のイテレーションを提供する傾向があります。これにより、TSMCは高価な装置を可能な限り長く使用することができ、また顧客もIPを可能な限り長く再利用することができます。したがって、N3PとN3Xは、N3ファミリーの生産ノードに自然に追加されたと言えます。

技術愛好家の注目は、ゲート・オール・アラウンド（GAA）ナノシート・トランジスタを採用したTSMCの2nmクラスの製造プロセスに集まっていますが、今後数四半期で市場に登場するクライアントアプリケーション向けの高度なプロセッサの大部分（次世代のiPhone、iPad、Macを含む）は、TSMCのN3ファミリーのプロセステクノロジーで製造される予定です。