インテル、20AプロセスノードのArrow Lakeウェハを公開、チップは2024年に登場

インテルCEOのパット・ゲルシンガー氏は、インテル・イノベーション2023で、20AプロセスノードをベースとしたArrow Lakeのテストダイを搭載したウエハーを展示し、チップは2024年の発売に向けて順調に進んでいると述べた。インテルが20Aノードの開発計画を順調に進めば、TSMCに先んじて2つの重要な新チップ製造技術を開発することになる。ゲルシンガー氏はまた、4年間で5ノードを投入するというインテルの計画も順調に進んでおり、インテル4ノードは製造準備が整っており、インテル3ノードは年末に予定通りの出荷開始となると述べた。

インテルの次世代Meteor Lakeチップは、「Intel 4」ノードを採用した最初のチップであり、現在生産中で、今年後半の発売が予定されています。これは、3D Foverosインターコネクト技術と連携したチップレットベースのアーキテクチャを採用した、同社初の量産コンシューマー向けチップとなります。 

Intel の次世代 Arrow Lake チップは、同じ設計手法に基づいて新しい Intel 20A プロセスノードで構築されており、新しいトランジスタ技術によって TSMC に対して Intel をリードできる多くの新機能が追加されています。 

Arrow Lakeは、Intelの20Aノード（2nm）を採用した最初のプロセッサとなります。このノードには、PowerViaバックサイド電源供給などの革新的な技術が搭載されています。この技術は、トランジスタへのすべての電力供給をトランジスタのバックサイドに直接配線することで、データ伝送インターコネクトは従来の反対側の位置に維持しながら、電力供給をトランジスタのバックサイドに分割します。 

これにより、トランジスタアレイの高密度化、電圧ドループ特性の改善による高周波数化、トランジスタスイッチングの高速化など、多くのメリットがもたらされます。チップ上面の信号配線の高密度化も実現します。信号配線の簡素化により、抵抗と容量を低減しながら配線速度を高速化できるため、信号処理にもメリットがあります。Intel 
は2024年に、裏面電源供給機能を搭載した初の量産チップを投入し、業界をリードする予定です。TSMCはこの技術を2026年まで統合しません。 

画像

1

の

4

インテルの20Aプロセスには、RibbonFet Gate-All-Around（GAA）テクノロジーも採用されています。これは、2011年にFinFETが登場して以来、インテルにとって初の新しいトランジスタ設計です。インテルの設計は、それぞれがゲートで完全に囲まれた4枚の積層ナノシートを特徴としています。インテルによると、この設計により、複数のフィンと同じ駆動電流を使用しながら、より小さな面積でトランジスタのスイッチング速度を向上させることができます。これは確かに説得力がありそうです。すでに複数のチップメーカーがこのトランジスタ技術の様々なバリエーションを採用しているのを目にしています。  

インテルは、18Aノードが2024年後半に生産開始予定であると述べています。TSMCはGAAを搭載したN2ノードを2025年に投入する予定で、この新型トランジスタを採用するのは同社が最後となります。サムスンはGAAを最初に製品向けに製造しましたが、少量生産のSF3Eパイプクリーナーノードは量産されません。その代わりに、同社は今年後半に量産向けの先進ノードを発表すると発表しています。  

Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。

インテルは、4年以内に5ノード（技術的には6ノード）を提供するという目標を達成する見込みだと主張している。Arrow Lakeのコア数や構成などの詳細は依然として不明である。 

私たちはショーに参加しており、新しい Arrow Lake プロセッサに関する追加の詳細が発表され次第、更新します。